你自己不會上網找資料印證啊！光是瞎猜有什麼用？
　
　

NUMA 架構
請參考一下 多路 雙核K8 CPU 的狀況
及
兩路 C2D CPU 狀況

看來您是行內的專業人士，雖然我覺得對一般非企業用途的玩家來說，單CPU多核心就研究不完了，再研究多CPU架構實在太累了，但既然您已經出馬了，何不稍微為我們講解一下什麼是「非一致記憶體存取架構」

其實 我不是 行內的專業人士

只是 有在看雜誌 與 網路上的文章

雙路 雙核心 K8 是 NUMA
而
雙路 Intel C2D 是 UMA

系統上都是 4 core
先命名一下
CPU A 有 Core 1 與 Core 2 , CPU B 有 Core 3 與 Core 4

由於
Intel FSB 架構
Core 1 到 Core 4 對 北橋的記憶體控制器來說 都是平等對待
且 memory address 都一致

來看 雙路 雙核心 K8 系統
由於 K8 內建記憶體控制器
CPU A access 接在 CPU A 記憶體控制器 的記憶體
跟 access 接在 CPU B 記憶體控制器 的記憶體
路徑 與 time delay 都不一樣

另外 如何定址 另一個 CPU 記憶體控制器 的記憶體 也是個問題


NUMA 不一定是 CPU 與 CPU 才會發生 , 是只要有 兩個以上的 記憶體控制器 就有可能

如: CPU 與 GPU




以上 有錯 請修正之

刪除 多post,

sorry
網路不穩

瞭解，感謝您的說明

再請教「Intel 的 FSB 架構」最多能做幾路呢？還有就是 C2Q 內含兩顆獨立晶片，是否代表 C2Q 已佔掉二路？
　
　

也可以算是吧...

可是 幾路 通常 是指幾個 CPU socket 來算吧

看 你用啥觀點來看...

另外 這個 FSB 架構是有缺陷的, 在多路的時候
所以 才有 Intel i7 的
且 證明 越多路 AMD 的 CPU架構才能更能上去

越多 CPU , 效能並不是等比例上去 . 1+1 不等於 2 , 1+1+1+1 更不等於 4
其中 FSB 架構 , 越多 core , 每個 core 等 access memory 等更久

您說的我懂，FSB畢竟是超過十年(還是二、三十年？)以上的東西，

並列式設計浪費腳位又不利抵抗高頻雜訊，傳輸速度更趕不上序列化差動式匯流排，

雖然支援多路 CPU，但我推測那只是類似紅綠燈的仲裁機制，

單一時間內還是只有某一路 CPU(或晶片) 可使用，其它路則得排隊等待...

對 X86 這種記憶體使用壓力特別重的指令架構來說，絕對是非常糟糕的設計...
　
　

可是 1 cpu 4 core 時 , C2Q 比 i7 好 , 卻也是 事實
(目前啦, 也許 i7 最佳化 改良版 出來 就不是了)
FSB 在 單路 單核 到 單路 雙核 甚至 單路4核 都還不錯

只能說 Intel 的 cache 機制 做的很好 !


Intel i7 是為了 多路 做準備, 只是 消費者用的CPU 也跟著改了
為了更美好的 x86 CPU , AMD 加油