|
||
|
Junior Member
  
加入日期: Apr 2004 您的住址: Taichung
文章: 799
|
好久沒看到這麼專業的文章
受教~~~受教~~~
__________________
|
|||||||
2007-03-14, 12:16 AM
#21
|
|
|
Master Member
加入日期: Aug 2002 您的住址: 台北跟中壢兩地最常出沒
文章: 1,955
|
引用:
其實你說的都沒錯  L1的低遲延與多路檢索的確就是intel的策略 其實不妨這麼說好了,intel傾向L1小+快 L2大+較慢 AMD傾向L1大+慢 L2小+較快(當然是跟intel比較的話,C2D超強先不談) 兩邊根本是不同的設計手法... Tulatin已經是P3的晚期了....Tulatin超強比自家P4 1.7還強  我指的當然是P3-450~P3-900那時候 更何況,同樣核心卻256KB cache的Tulatin-Celeron卻價格便宜效能強好超頻,您要說512KB有多大效能差異嗎? 另外K7底下,256KB L2跟 512KB根本差異不大,效能增加主要是FSB增加的緣故 同樣,K8在512KB跟1MB效能差異不大,當然這裡是說一般家用平台 所以在AMD規劃上自然不會這樣強調L2 cache 我只是覺得A64也是好久沒換核心的東西了,但256bit跟128bit並不是真正問題所在 您卻說是256bit與128bit的差別? 或L2 cache大小的問題?這是我一直覺得你論點很奇怪的原因 AMD要是會因為memory bit的問題而效能瓶頸的話,大可以重新設計CPU,我只能說intel從P3就是256bit是預留太多  而且效能並沒有因此比較強  所以總歸一句話,L2多少bit 或L2多大 並不是影響效能主因,整體CPU架構才是重點 其實我覺得AMD是因為製程問題才不能把L2做大吧?成本很高哩....CPU架構根本不是重點啊... |
|||
|
2007-03-14, 12:46 AM
#22
|
|
|
Golden Member
 
加入日期: Oct 2000 您的住址: 台北市
文章: 3,232
|
引用:
重點是，就是因為K7/K8的L2架構太爛，所以你看不出大小的差異，反正資料都卡在L2傳不出去。 L2的大小或許跟演算法以及快取命中率有關，越大快取遲延可能性也越大，所以確實不是越大越好，不過，位元寬沒人在嫌多的，也沒有什麼"預留"這種理論。 記憶體傳輸的頻寬，就是時脈x位元寬，例如都是2GHz的C2D以及Athlon64 X2來說，C2D的L2頻寬是64GB、Athlon64 X2是32GB，請問差別大不大？ 我來做一個錯誤，但是勉強可以類比的比喻，買顯示卡，大家都知道顯示記憶體位元寬跟時脈也很重要，今天一張顯示記憶體是256bits，一張是128bits，效能的差異大家都知道吧，一個是高階卡，一個是中階卡。 放到K7/K8架構來看，反正頻寬就是太小，Latency也太大（這個跟架構有關，要講又要長篇大論了，這篇可以簡單參考一下：K7沒那麼強的一些原因。 所以，你說K7/K8就算把L2容量提高，效能也增加不多。這種情況我當然知道，但這就是看出K7/K8 L2大大的有問題，再做一個簡單但是錯誤的比喻，一張有64bit 256MB記憶體的顯卡，記憶體時脈一樣的情況下，把記憶體容量提升到512MB，效能會狂升嗎？你我都知道不會，因為就是卡在那個64bit的位元寬。 AMD知不知道，一定知道，K7/K8不受L2影響？才怪！比較老K7的半速L2強化成On-Die全速L2的效能增加，就知道還是會受L2很大的影響。 我同意你講的，K7/K8的架構問題當然不止慢速低頻寬L2這個部分，不過因為Intel走錯路，拼命搞那個NetBurst架構，才給了K7/K8發展空間，讓這些問題在C2D出現後才一一浮現出來。
__________________
此文章於 2007-03-14 01:57 AM 被 Reich 唐 編輯. |
|
|
2007-03-14, 01:55 AM
#23
|
|
|
Master Member
加入日期: Apr 2003 您的住址: 沒人住的地方
文章: 1,956
|
恩∼∼∼很久沒聽唐大講課了
上課上課..... os：唐大都忙著在收圖所以變得很少來上課是嗎？ |
|
2007-03-14, 02:43 AM
#24
|
|
|
Elite Member
加入日期: Nov 2001 您的住址: 高雄
文章: 5,077
|
很精采的解說
|
|
2007-03-14, 03:09 AM
#25
|
|
|
*停權中*
加入日期: Nov 2006
文章: 269
|
兩顆統統賣掉 ! 改敗 AM2 X2 !
|
|
2007-03-14, 10:54 AM
#26
|
|
|
Master Member
加入日期: Aug 2002 您的住址: 台北跟中壢兩地最常出沒
文章: 1,955
|
引用:
唐大阿.... 您說的小弟受教,前面也說過了C2D改良了太多P4的問題,所以說例外不討論 只是您還是堅守"因為AMD 128bit所以做不出大cache" 這邏輯不通阿... 做大cache效能沒增加 不等於 做不出來阿.... AMD因為CPU架構預留後路不多+半導體製程慢intel一個世代,才是L2 cache每次都比intel少的主因,跟128bit 256bit位元寬度無關...這是您前面容易使人混淆的地方  |
|
|
2007-03-14, 11:08 AM
#27
|
|
|
Major Member
加入日期: Jul 2004
文章: 259
|
引用:
小弟比較偏向唐大的說法, 前面也有提到, 核心在怎麼強大, 位元寬度使資料流量不敷核心處理, 那效能也會低落... 簡單來說, 位元寬度是瓶頸所在, 前面的河流、後面的大海再怎麼寬廣, 卡在瓶頸也無濟於事。 
__________________
本草綱目記載：『腦殘、白目無藥可醫。』 此文章於 2007-03-14 01:28 PM 被 冰漾 編輯. |
|
|
2007-03-14, 01:26 PM
#28
|
|
|
Master Member
加入日期: Aug 2002 您的住址: 台北跟中壢兩地最常出沒
文章: 1,955
|
引用:
我想大家都知道位元寬度不夠,會造成L2 cache做很大,效能沒多大提升 但這跟做不做得出來是兩回事... 邏輯請想清楚,不要唐大混為一談,雖然我相信唐大比我專業 而且相信唐大也會覺得這不是一張簡圖可以形容的,因為唐大自己也說,時脈要算進去 做不做得出來-->基本上大家會歸咎於半導體製程落後,而不是核心設計的問題 做大cache效能沒增加 不等於 做不出來 這麼說好了: 128bit位元寬度不夠效能不彰,所以乾脆不增加-->10% 市場區隔-->10% 半導體製程落後-->80% 這三個原因造成了AMD決定L2 cache不能做大(512KB,而不做更大1MB) 但不能說128bit位元寬度是主因啊!這邏輯是不通的... |
|
|
2007-03-14, 02:24 PM
#29
|
|
|
Master Member
加入日期: Aug 2002 您的住址: 台北跟中壢兩地最常出沒
文章: 1,955
|
隨手找了些資料
http://www.computerdiy.com.tw/modul...ryid=246&page=0 同樣是A64(比較古老,是754的) 時脈同樣都是2000Mhz,但一個是512KB,一個是1MB 效能還是有差異,但不是非常明顯(當然效能不會是2倍) 但至少有5%~15%的差距 現在的AM2基本上跟754時代核心修正不多,所以相信效能差異512KB與1MB大約也是這個差距 更不要說754時代大家搶1MB版本而不要512KB版本的A64 3000+ 以AMD的角度來說,1MB版本的die size幾乎是512KB的1.5倍以上 請問你要生產2顆1MB還是3顆512KB? 當然是三顆512KB比較好賺錢,還可以把1MB版本推出來賣FX.... 拿128bit做為L2 cache不能做大的理由實在是太牽強....至少這絕對不是"主要因素"... |
|
2007-03-14, 02:48 PM
#30
|
|
