|
||
|
Master Member
  
加入日期: Mar 2006 您的住址: On Chip
文章: 2,202
|
引用:
跟我想得一模一樣... 只能等製程成熟了, 而且一定是Zen core以後的事情了 不過等TSV 3D封裝成熟後, 最先受益的還是高階 mobile SoC, 到時候就真的是 super phone了 |
||||||||
2016-01-23, 02:27 PM
#21
|
|
|
*停權中*
加入日期: May 2015
文章: 1,017
|
引用:
這個我也有想到 AMD內部也有 會想到主要還是看intel塞顆eDRAM上去 對內顯幫助很大 想說AMD要是塞顆HBM上去 幫助也不小 而且別忘了HSA是CPU, GPU能共用RAM的 跟CPU一起封裝的HBM說不定還能當L4 cache使用 1GB的L4 cache  只是AMD能塞HBM intel當然也能塞一顆上去  此文章於 2016-01-23 05:14 PM 被 healthfirst 編輯. |
|||
|
2016-01-23, 05:11 PM
#22
|
|
|
Master Member
加入日期: Nov 2010
文章: 2,414
|
引用:
Intel 的eDRAM是可以當CPU L4快取的喔....
__________________
新。弱弱的戰績  
|
|
|
2016-01-25, 01:00 AM
#23
|
|
|
Power Member
 加入日期: May 2011
文章: 545
|
引用:
聽不是很懂，CPU/GPU這種電子元件本身幾乎可視為完全不做功 換句話說他吃掉的電量就是99.9999999999999%全部變成熱量 |
|
|
2016-01-25, 04:41 AM
#24
|
|
|
Master Member
加入日期: Sep 2003
文章: 2,102
|
引用:
漏電怎麼算？
__________________
[ExtremeTech]VGAMaster |
|
|
2016-01-26, 01:53 PM
#25
|
|
|
Regular Member
 加入日期: Feb 2015
文章: 59
|
引用:
你的晶片沒有發光、移動、變形、出聲、化學變化、質量增加，所以電能都轉換為熱能了。 我有漏掉什麼嗎？ |
|
|
2016-01-27, 08:53 PM
#26
|
|
|
Regular Member
加入日期: Feb 2015
文章: 59
|
引用:
同樣面積下 同樣面積下 HBM面積縮小遠比省電幅度大 引用:
紅字部份觀念錯誤，綠字部份強行黑N 真專業，真內行 |
||
|
2016-01-27, 09:11 PM
#27
|
|
|
Power Member
加入日期: Nov 2004
文章: 693
|
引用:
請問"發熱量卻是四倍"是從哪來的？ HBM自身發熱低 不過在堆疊的情況下很怕熱 倒是真的 HBM2增加感溫回饋 邏輯晶片會控制在安全的溫度之下(尤其是在8Hi時）  這還是 HBM 1th時的實驗 溫度低到可怕 當然邏輯晶片(記憶體控制器)是特製的 沒有像GPU那麼熱 |
|
|
2016-01-28, 08:19 AM
#28
|
|
|
Power Member
加入日期: Nov 2004
文章: 693
|
  HBM2增加2-Hi Stack 雖然並非是JEDEC正式規格 不過Joe Macri說早有這個計畫 每層的單位容量也做了調整 增加一倍達16Gb (這點倒是曾經說過) 2-Hi的顆粒成本更低 而且更耐熱 HBM2の2-Hiスタックコンフィギュレーションが重要なのは、HBM2を、ミッドレンジのGPU製品や、最終的にはAPU(Accelerated Processing Unit)にも採用できる道が開けることだ。より小さなメモリ粒度で、広帯域が可能になるため、製品価格を抑えたいカテゴリの製品や、キャッシュ的な使い方をする製品にも広げることが可能になる。 pcwatch的編輯認為將會是APU的解決方案 |
|
2016-01-28, 08:47 AM
#29
|
|
|
Power Member
加入日期: Nov 2004
文章: 693
|
從來 記憶體單位密度低的才作快取
SRAM密度低於DRAM 又 DRAM密度低於NAND Flash HBM的記憶體密度是目前最高的 豈有當快取之理 Intel的eDRAM只有區區128MB… 不過eDRAM密度最高的 其實是IBM 另外有個開發中的技術1T-SRAM 可大幅減少SRAM的組件 密度達SRAM的5倍 倒是值得觀察 |
|
2016-01-28, 09:09 AM
#30
|
|
