![]() |
||
Advance Member
![]() ![]() 加入日期: Jan 2003
文章: 357
|
引用:
你可能有誤解! 邏輯芯片和記憶 die 是分開放在旁邊, 透過 Si 基材封裝在同一塊大芯片, 然後 再和傳統基材上下結合封裝成最後成品. (這部分有的公司會不同) 並不會在高發熱的邏輯芯片的正上方, 直接堆疊記憶體. 所以, GPU 還是得 靠工藝進化降低發熱. |
||||||||
![]() |
![]() |
Advance Member
![]() ![]() 加入日期: Jan 2003
文章: 357
|
引用:
我想你應該有誤會! 照 AMD 的文件圖看來, 是 in-package 方式, 堆疊四個 memory dice, 上下以 TSV 工藝連接, 然後, 和 GPU mount 在基材上. 意即現在被稱做 3D IC. 而非 in-process 方式去做 3D 堆疊, 即你所謂的 3D 晶圓. 此文章於 2015-09-17 12:52 PM 被 wwchen 編輯. |
|||
![]() |
![]() |
*停權中*
加入日期: Jun 2015 您的住址: 金一十大女支三
文章: 1,282
|
引用:
你喜歡這樣稱呼是因為站在"製程"角度 很多東西本來領域不同 名詞不同 可是本質上這兩者是承一而生旦有所不同 個人不認同你的狹隘觀點 3D IC有很多做法 不一定非得TSV 工藝進化材料特性會改變 在下不認為微縮製程就可以解決問題 至於TSV良率那就更不用擔心 台灣有很多新鮮的肝 良率必定好... AMD有沒有必要: 歷史證明AMD都喜歡做超前一個世代的事情 美其名是先驅者 難聽點是不務實 有褒有貶 btw除非你靠這方面吃飯 否則此實不甘你我之事 AMD快死掉 就好像狼來了 已經喊很多次 麻麻xD |
|
![]() |
![]() |
Power Member
![]() ![]() 加入日期: Nov 2004
文章: 693
|
引用:
拜託 5:5? 還有人相信兩個能通用? 個人猜測 Samsung/GLOBALFOUNDRIES拿到量大的「A9」 TSMC則拿到「A9X」 |
|
![]() |
![]() |
Advance Member
![]() ![]() 加入日期: Jan 2003
文章: 357
|
引用:
行業內的確用 3D IC 來稱呼, 說 HBM 搞不好沒人聽過哩! TSV 是目前即將進入成熟的技術, 3D IC 不用這個要用啥? 別忘了, 不光是製造廠而已, 原料供應商的協力也重要. 先有新的封裝技術, 系統商才會評估, 並試著設計出產品試做. 就我所知: T 公司也才剛起步, 有再多新鮮的肝, 還是要有 learning curve. 想衝首波就去衝吧! 我是不會這麼幹滴. 關於不務實方面, NV 也不惶多讓, 只是還沒到消費者手上, 就胎死腹中. 工藝不重要嗎? 當然很重要, 幾乎決定了產品的命運. 工藝進化--->芯片產熱更少, 能塞入更多電晶體. 以 RAM 來說 8Gb 一顆的, 可以做到 32Gb 一顆, 操作頻率也可以比較高. 靠設計解決功耗, 通常就是 犧牲性能和閹割. 我再強調一次: 高頻寬記憶體不一定要用堆疊. 而 HBM 的封裝方式在業界是被稱做 3D IC, 不是我發明滴. |
|
![]() |
![]() |
Major Member
![]() 加入日期: Jan 2007
文章: 248
|
大家都在講3D,其實很多3D有根本上的不同
用房子來做比喻的話,假設一顆Die = 一個台北市 那每一棟房子就是一個Cell 一般的2D 晶圓指的是一整個台北市都是一樓平房 FinFET我找不到適合的建築物比喻,可能可以類比大概是樓中樓的感覺 3D X point memory 是整個台北市都是二樓的房子 3D NAND則是整個台北都是101大樓 toshiba BiCS屬於 3D NAND的架構 SLC/MLC/TLC/QLC對應的是每一單位房屋能住的人數為1/2/3/4 Floating gate 做到TLC已經是極限 能做QLC的得改用Charge trapping 這部份的區別是住在房子裡的人怎麼被保留在房子裡的方法 TSV 叫做空中都市,就是台北市的上面堆疊N個台北市 然後用一個通道打穿N個台北市 這種堆疊N個台北市的才叫3D IC 至於3D IC不會只能堆疊台北市(NAND),他已可以堆疊新北市(DRAM) 一般常見的NAND 就會有 2CE/4CE |
![]() |
![]() |
*停權中*
加入日期: Jun 2015 您的住址: 金一十大女支三
文章: 1,282
|
引用:
抗議 為什麼新北市只能當DRAM這種慘業 ![]() 3D IC真的很多種實現方式 不一定要TSV 個人看好Intel & Samsung的做法 基礎結構上進行3D化 而不是只靠堆疊這種無甚創意的招 |
|
![]() |
![]() |
Major Member
![]() 加入日期: Jan 2007
文章: 248
|
引用:
哈,DRAM好的時候可比NAND賺的多呀 從基礎結構3D化有一定的難度 尤其是要做到夠多層(EX:101大樓這樣),製程的難度真的是飛上天了 比方說三爽的3D V-NAND,目前可以做到48層堆疊 但是你很快就會看到再往上到64層會開始拉長時程,沒有以往那麼順利了。 堆疊其實是一種相對便宜的作法,兩顆包一起容量就兩倍 |
|
![]() |
![]() |
*停權中*
加入日期: Jun 2015 您的住址: 金一十大女支三
文章: 1,282
|
三爽不曉得 但Intel已經有...
Intel在全球各大學研究機構有多項合作 手上有不少牛肉尚未端出 希望TSMC撐下去 幹掉敵人三爽現代 尤其三爽 他們的手段真的很骯髒 DRAM本來台灣能夠占有一席之地 結果被短視近利慣老板玩到死光光 好幾個朋友被裁到現在還沒回鍋 因為太專業 華人甚麼藍海最後都玩成紅海 |
![]() |
![]() |
Major Member
![]() 加入日期: Jan 2007
文章: 248
|
引用:
Intel / 三爽 / TSMC 主要是在邏輯上的競爭 3D 也就是FinFET 的微縮了。 TSMC的16nm FF 後段製程跟 20nm 一樣,是為了省成本 16nm FF+ 的後段就會跟 3爽一樣,這才是完整的16nm 目前邏輯這塊,我認為Intel還是最強,TSMC是老二,三爽不用講他自己都喊三了 3D NAND 這塊就 IM/toshiba/三爽/hynix 這幾家再玩 本質上,toshiba/三爽/hynix算是同一個系統 IM就真的是火星科技了,他的3D NAND還是floating gate架構 同樣256Gb來說,三爽要48層TLC才是256Gb 但是IM是32層 MLC就有 256Gb,TLC更是384Gb 只是IM的3D NAND可能還要再等等。 不管怎樣,Intel 不論在邏輯或是記憶體方面的工藝,都是處於最頂端 雖然追趕者跟Intel可能只差個半階或一階的程度 只是,Intel被稱為地表上最強的半導體公司真的不是浪得虛名。 |
|
![]() |
![]() |