AMD Zen 5 CPU將於第二季度採用台積電3nm製程，並於第三季度量產
https://www.techbang.com/posts/1132...mcs-3nm-process

另一方面，"Zen 5c"CCD，或高密度組態純"Zen 5c"核心的晶片組，將在更先進的 3 奈米 EUV 代工節點上製造。這兩種 CCD 都將在 2024 年第二季度投入量產，預計下半年推出產品。

"Zen 5c"晶片組擁有龐大的 32 個核心，分佈在兩個各有 16 個核心的 CCX 中。每個 CCX 有 16 個核心，共享 32 MB 三級快取。這 32 個核心每個都有 1 MB 的二級快取，總共 64 MB 的三級快取，這就是 AMD 轉向 3 奈米代工節點的原因。

採用"Zen 5c"晶片組的EPYC處理器將採用不超過 6 個這樣的大型 CCD，最大核心數為 192 個。普通的"Zen 5"CCD 在單個 CCX 中僅有 8 個核心，核心之間共享 32 MB L3 快取記憶體；TSV 提供 3D 垂直快取記憶體，以便在特殊型號中增加 L3 快取記憶體。

=============
這幾天新聞出現這東西
Zen5 8核 Zen5c 32核 如果屬實的話
那假如桌上型要搞大小核都各焊一顆Zen5跟Zen5C的CCD的話
實體40核 HT開下去不就變80

直接内建128GB LPDDR5X記憶體。

AMD Strix Halo APU 具有 128GB 記憶體配置

根據洩漏的文件，Strix Halo 支援 256bit LPDDR5X-8000 記憶體，
AMD 在 APU 封裝上沒有記憶體，所以在 APU 周圍可能會配置8個記憶體模組，
每顆 16GB 來達到 128GB，不過目前還未確定是焊在 PCB 或是使用模組插槽安裝。
由於 GPU 也使用 LPDDR5X 作為記憶體，
相比 GDDR6 等級記憶體頻寬可能還是太低，
所以加入了 32MB MALL Cache 來緩解記憶體頻寬不足的問題。

Strix Halo 將預計會有多款型號，配置6~16個 Zen5 核心，
並結合 16~40 個 RDNA3.5 CU 單元，
預期旗艦版本遊戲性能可能會達到 RTX 4070 的等級。

AMD每次新品都會有吹規模的謠言。最後就是爆掉。

現在AMD的顯示卡根本是放生狀態。連微星都不出AMD的卡了。
內顯要拚RTX 4070，要多少成本？目標客戶是誰？

記得當年應該是Zen2還傳言瘋狂堆核，R5 8核、R7 12核......
結果現在R5還是6核。

Strix Halo試水得意味本就比較濃

他有部分是算做來當ZEN6 2.5D封裝的預先驗證
不管會不會出正式產品都會少量生產一些，現在有出貨文件表示至少已經有流片了一批少量
未來ZEN6 IOD的諸多新特性應該會從這顆新的GCD上先看到

目標市場就原本得高階U配獨顯得中高階筆電，成本跟耗電可能也差不多，就用來跟自家GPU做綁定用得


至於顯卡早在年初還是去年時就有風聲要把RDNA4的開發資源轉部分到RDAN5架構去(那邊似乎比較順利)
RDNA4就變成RDNA3的缺陷修正跟光追補強版本，也沒打算出高階，這系列就是個過渡，自然競爭力比較差廠商比較沒意願也是正常的