各位高手您好 我要詢問Verilog語言

程式如下:

module fa32(a,b,cin,sum,cout);
　　　
　 input a,b,cin;
output sum,cout;
　 　　　
　 sum sum1(a,b,cin,sum);
carry carry1(a,b,cin,cout);
　　　
　 endmodule　
　　　
　

我想請問
sum sum1(a,b,cin,sum);
carry carry1(a,b,cin,cout);

位什麼要加sum1和carry1 有其它的作用ㄇ
如果不加這2個會有影響ㄇ?

請高手幫我解釋一下