跟朋友討論的結果, "可能"的原因如下:

P3(include Celeron)的架構下"好像"有內建兩個ALU, 所以當一個ALU負赫不了時就用另一個. 所以當執行這種比較多ALU的計算時可能比較只有一個的P4 and Athlon吃香.

可是是否真的有內建兩個ALU? 只是印像裡好像如此. 自己也不太確定.