PCDVD數位科技討論區 - 瀏覽單個文章 - 黃仁勳對華為「韜定律」潑冷水！胡錫進反擊：今年秋天將見證「DeepSeek時刻」

引用:

作者sep128

看了很久還是看不懂他們想表達的意思

過去半導體的信仰是「摩爾定律」，透過不斷縮小電晶體尺寸來增加單位面積的密度
打破傳統：代表電路理論中的「時間常數」。
邏輯折疊 (Logic Folding)：韜定律主張透過垂直立體堆疊電路（如多層堆疊數位、類比與儲存元件），縮短元件間的實體距離。
最終目標：在不依賴先進光刻機的條件下，目標在 2031 年將高端晶片電晶體密度推至等同 1.4 奈米製程的水準。

哪一段有跟【時間】扯上關係，不管是堆疊，還是縮小密度，通通都是空間問題不是嗎?

這講法很像物理古典力學教的的光路徑問題。
一開始大家的觀念是光是走距離最短的路徑。
但是後來發現在異質介面，例如從空氣進入水中，
光不再是走直線，而是會偏折。
後來就改成光是走最短時間。

但是套在半導體上，相對於異質介面的是什麼，我就不清楚了。