看了很久還是看不懂他們想表達的意思

過去半導體的信仰是「摩爾定律」，透過不斷縮小電晶體尺寸來增加單位面積的密度
打破傳統：代表電路理論中的「時間常數」。
邏輯折疊 (Logic Folding)：韜定律主張透過垂直立體堆疊電路（如多層堆疊數位、類比與儲存元件），縮短元件間的實體距離。
最終目標：在不依賴先進光刻機的條件下，目標在 2031 年將高端晶片電晶體密度推至等同 1.4 奈米製程的水準。

哪一段有跟【時間】扯上關係，不管是堆疊，還是縮小密度，通通都是空間問題不是嗎?