作者wwchen

依照現行各公司, 包含日本公司發表過的技術報告,
3D 封裝的定義愈趨一致, 主要的是有能力量產的說了就算.

有看到嗎? 邏輯 die + DRAM 上下堆疊是目前 3D IC 的做法.
光是幾層 DRAM 透過 TSV 方式上下堆疊還不是 3D 封裝.

前年吧! GG 發表了世上第一顆 3D IC, 就是那一次, GG 公開放話,
說 DRAM 廠如果不行的話要自己來. 理由就是 DRAM 功耗過大,
把 3D 封裝所做的努力得到的好處全吃光.


A14及LPDDR5的整合扇出型層疊封裝（InFO_PoP）由台積電負責生產。
DRAM die 和 邏輯 die, 各走各的, 透過底下.

這樣說有看懂了吧!