瀏覽單個文章
st202
Power Member
 

加入日期: Nov 2004
文章: 693
引用:
作者人肉插騷包
都沒有人去告一堆bug的問題嗎

台積電7奈米約略等於11奈米intel的電晶體密度

只是已經能量產 差那麼一咪咪也沒什麼關係



來回顧一下硬特二的技倆
去年三月(2017) 硬特二也是假裝殺雞店N7不存在
結果 N7製程的成品上市了
反而硬特二的10nm才是不存在

雖然是故技重施 再次假裝殺雞店N7+(EUV)不存在
然而事實是預定明年量產
N7+比起N7縮小17% (MMP 36/40約10% 以及其他零星的改善)
密度更高而且更早量產
錯過今年就注定跟在後面看車尾燈

N7+之後的5nm 殺雞店將被迫在EUV也使用多重顯影(更貴以及更慢 這都是成本)
技術上或許問題不大 但是在成本控制/商業可行性 難度可不低
有效抑制成本的High-NA EUV(0.55) A社說是2025年
理論上EUV(13.5)波長比DUV(193)短很多
但是實際效果卻沒那麼理想 問題是在高數值孔徑還不成熟

不過話說回來 就算High-NA能在5nm(或是7nm的鰭)避免使用多重顯影
製程再微縮 遲早還是得用

支撐起暴漲成本的商業模式對晶圓廠來說非常重要
在今日是以ARM的行動運算晶片 手機市場 雖然沒人知道還能硬多久
卡到位置的殺雞店三不爽 順風滿載
沒卡到位的硬特二格羅方格都遇上延後或中止 非技術性的麻煩
格羅的母公司還買下ARM25%股分 仍然是卡不到
     
      
舊 2018-09-30, 01:42 PM #41
回應時引用此文章
st202離線中