後藤大叔的圖有點籠統 這張只能看出MC configuration的改變(為了迎合GDDR5X)
要看細一點的SM-TPC-GPC圖啦

當然啦,有時不能只看block diagram
有些真正底層IP-level uAarch的改變是沒辦法從這類圖看出來
所以才要問有在玩CUDA的人看是否能從對Pascal優化的code中看出端倪