作者everspiral

intel的斯斯有兩種，p6跟p8架構
直到2代Core i才是真正的把p6跟p8架構的優點整合在一起，
scheule那邊看起來都差不多是因為Predecode之後都是沿用改良P6架構，
但是Predecode之前改良自p8架構。

http://bolgimg.b0.upaiyun.com/image...36DC5C93%7D.jpg

SNB這一代會有明顯的進步是因為Predecode之前這一段整個砍掉重練
fetch到Cache都比前代的Nehalem大，新設的Rop cache就是以前的Trace Cache
印象中NetBurst的缺點是命中率太低，所以花了很大的心力在演算法上面。
當資料的吞吐量變大有利於多工，後面的HSW跟SKL都是朝這個方向改進(不過不知為何要堅持用16B)

http://www.valleytalk.org/wp-conten...B9%E6%AF%94.jpg

AMD的Bulldozer對Predecode之後作了改善，但L1 IC那邊的老...