匯流排往高密集/高頻化發展遇到的都是訊號問題
先天物理限制本來就很難克服,光每一段via造成訊號的劣化就很頭痛
有時候怎麼去作simulation都沒用,因為實際製程的變因太多

ASIC本身倒不會太多麻煩,通常是新製程導入前一段時間才會有良率問題