PCDVD數位科技討論區 - 瀏覽單個文章 - Intel下代Skylake時脈不高，但性能將會有明顯提升

引用:

作者nanri

這些東西AMD也都知道，
只不過，電路設計不設計得出來，
是個大問題，
光一個cache的延遲、頻寬，
AMD就輸intel好幾個level了；
記憶體控制器也是個問題，
自從intel CPU內建mc之後，
記憶體的有效頻寬，
AMD在這部分好像不曾贏過。
至於pipeline的數目與深度，
太深跟太多都會增加延遲、電路設計的複雜度，
而且再牽扯到oooe，
branch prediction要是做得太糟，
那就會遇到pipeline時常得清掉的窘狀，
等於做白工.....
綜合以上各點，
設計出來的東西，得要經過微調再微調，
不然根據理論上設計出來的東西，
可能會類似推土機架構那樣，
表面上的輸出量很大，實際上卻會遇到一堆問題。

可能我算是班門弄斧吧中文造詣不太好請多包含
基本上circuit complexity只要用既有的datasheet來改基本上難度會低一點, i社能從p6 datasheet中魔改出控肉至砂橋我相信A社也能夠做到‧ 至於難度我也不知道畢竟我不是業內人士充其量只是個業餘研究者也只能從空談推測而已.

我是認為從instruction decoder 跟 integer register size著手才是根本解決目前單緒增長緩慢的趨勢再從scalar issue port 跟 scheduler上著手, 最後才是branch prediction, OoOE跟renaming. 詭異的是i/a卻只在pipeline deep或OoOE/renaming上打轉至於memory bandwidth會影響效能也只有x86才會這樣弄.

引用:

作者firmware

基本上這些我大三上修完CO就知道了....難不成AMD那邊的神人會不知道嗎 ?

工程類 (不只電資類) 很多東西都是 : 大家都知道, 連落後國家都知道, 但實作不出來, 或是實作出來很不理想...

要去實作的時候, 才會發現會需要更多的周邊知識/背景知識...一個小小的例子 : CPU clock這麼快, 快到都可以看成 distributed circuit 了, 這時候又變成電磁學了....Orz

ps : 題外話, 以前我還是大學生的時候, 也對A/I的CPU運作超有興趣, 超愛在論壇上閱讀/談論這些內容...

後來碩班修了一些VLSI相關的課程後, 才發現自己連 "教科書的課後習題" 都寫得很辛苦了, 那更別說要去實作這種 : 全地球只有5間公司能做出來的東西了...
, 自此認清這是神人領域, 凡人庸才根本不可能觸及...

的確x86是神人領域也就只有x86能從一般的integer circuit design 變成科學物理極限研究也很不簡單啊