引用:
|
作者carbocation2014
你沒看清楚吧
toshiba那份其實是把bics歸類在process integration
而內容只有結論第一點說不管是process integration跟chip stacking都是3d
這根本不符合其他許多報告的定義。
原因我也在文中以a,b兩款分別陳述之。
而你在仔細去看工研院那篇吧,分明講的就是WSP(Wafer-Level Stack Process)
這樣還看不懂  |
等等 是你沒看清楚吧
你所說得WSP在這份報告中是指Samsung用於3D NAND堆疊的技術
引用:
|
Samsung早在2006年4月即公開其TSV技術應用在NAND Flash堆疊的技術—WSP(Wafer-Level Stack Process)
|
而圖表中東芝所用的技術叫BICS
而且這份報告的名稱就叫做3D IC重點應用"記憶體堆疊"
文章裡所寫得也是關於單純的NAND及DRAM的堆疊技術
所以很明顯的單純的記憶體堆疊也是劃分在3D IC當中
這跟你講得甚麼"晶片與基板,晶圓接合"完全扯不上關係
既然3D IC的重點應用中有"記憶體立體堆疊"這項
那為何記憶體立體堆疊反過來不能稱為3D IC勒？
我只能在提醒你一次3D IC的"最終目的不是唯一解"