引用:
|
作者orakim
結果電感不是on-die,是on-package (至少在Haswell 還是這樣)
只不過就像我上面提到電感需要面積很大
裡面幾個有秀出on-package的實照,約略為CPU的 1/5~1/4大
雖然不同die成本結構會不同,但這個面積真的算大而且更效能無關
吃成本又看不出來效能
如果on-die的話 恐怕會跟CPU 焊在MB上不可更換的政策是連攜技
|
你有看過連結內容？
內容所提的 on-die magnetics 指的是在 VRM 的 on-die magnetic layer.
主要在討論 CMOS 整合磁性物質的製程方式的突破..
Haswell (包含 cpu 設計的 power plane separation
) 整合 On-chip(package) VRM, 優點就是 fine grain power control. 每個 CPU 核心 / GPU 模組 / MCH 都可以有同時不同的DVFS組態.
在講求電源效率的ARM SoC 上Qualcomm / Samsung 等都已經實作 power domain / frequency domain separation + power gating.