關於第一篇回文看起來像亂扯，這點小弟在此道歉一下，
或許是回文回的不夠嚴謹，但是在一個大眾討論版裡面，
探討太深入的技術實在是非我所好，只是希望以簡單的敘述說明自己的觀點罷了。

的確在i7的設計上，CPU整合記憶體控制器的優勢不僅在於解決記憶體頻寬問題，
也同時考慮到了每次存取記憶體時，都會耗用數百個延遲周期，
因此CPU整合記憶體控制器直接對記憶體存取，對於降低記憶體存取延遲有很大的幫助。

不過小弟從頭到尾似乎沒提到過CACHE同步會塞爆FSB
L3快取共享資料，也是後來才有，早期在封裝雙核與封裝四核的情況下，
確保個別快取記憶體中內含的資料一致性時，還是得透過FSB，
記憶體存取的確是有可能塞爆FSB，只是在這種快塞爆的情況下，
又多了一個快取共享資料的一致性檢查也要透過FSB，等於是雪上加霜。