抱歉∼型號搞錯，更正一下數值...~.~

Block Size：64 = 2^6 (Offset)

E2140 L2 Cache Block Number：1024K / 64 = 2^14
E4500 L2 Cache Block Number：2048K / 64 = 2^15
E6550 L2 Cache Block Number：4096K / 64 = 2^16

4-way E2140 Set Field：2^14 / 4 = 2^12
8-way E4500 Set Field：2^15 / 8 = 2^12
16-way E6550 Set Field：2^16 / 16 = 2^12

E2100 Tag Field：32 - 12 - 6 = 14
E4500 Tag Field：32 - 12 - 6 = 14
E6550 Tag Field：32 - 12 - 6 = 14

E2140 Cache <4組、entry = 4K>：
Valid(1 bit) Tag(14 bit) Data(512 bit)
X XXXXXXXXXXXXXX XXX...
. . .
. . .

E4500 Cache <8組、entry = 4K>：
Valid(1 bit) Tag(14 bit) Data(512 bit)
X XXXXXXXXXXXXXX XXX...
. . .
. . .


E4500 Cache <16組、entry = 4K>：
Valid(1 bit) Tag(14 bit) Data(512 bit)
X XXXXXXXXXXXXXX XXX...
. . .
. . .


1.理論上64 Byte的Block Size是降低Miss Rate的轉折點，超過會不降反升(或是遲緩)，所以
幾乎全系列都採64-byte Line。

2.而Way數的增加，將可保證Conflict Miss的降低，所以在Conflict Miss Rate方面：E6550 <
E4500 < E2140。三者的Cache Block Number相同(4K)，三者的Cold Start Miss相等，Capacity
Miss Rate方面(Size大比較吃香)：E6550 < E4500 < E2140，整體的Miss Rate還是E6550最小。


三者的Way數與Size關係，設計成具有相同的Cache Block Number(4k)，應是在平衡3C Miss裡的
Cold Start Miss。