引用:
|
作者Yusunu
呵呵，1MB﹝E2140﹞、2MB﹝E4500﹞、4MB﹝E6550﹞，
與6MB﹝E8400﹞都到齊了，可以看出L2的??-way set associative，
跟容量成正比，請問有沒有人能教一下是甚麼原因？謝謝。
|
Block Size：64 = 2^6 (Offset)
E2140 L2 Cache Block Number：1024K / 64 = 2^14
E6550 L2 Cache Block Number：4096K / 64 = 2^16
8-way E2140 Set Field：2^14 / 8 = 2^11
16-way E4500 Set Field：2^16 / 16 = 2^12
E2140 Tag Field：32 - 11 - 6 = 15
E4500 Tag Field：32 - 12 - 6 = 14
E2140 Cache <8組、entry = 2K>：
Valid(1 bit) Tag(15 bit) Data(512 bit)
X XXXXXXXXXXXXXXX XXX...
. . .
. . .
E4500 Cache <16組、entry = 4K>：
Valid(1 bit) Tag(14 bit) Data(512 bit)
X XXXXXXXXXXXXXX XXX...
. . .
. . .
1.理論上64 Byte的Block Size是降低Miss Rate的轉折點，超過會不降反升(或是遲緩)，所以
幾乎全系列都採64-byte Line。
2.而Way數的增加，將可保證Conflict Miss的降低，又因E4500 Cache Block Number變大，
所以Capacity Miss也會降低。但如果E4500也是只採8-Way的話，那Cache Block Number又會
更大(8k)，Capacity Miss會降更低，但相反的Conflict Miss會降得比較少，我想它應該是
在3C Miss裡面取平衡點吧。