|
Major Member
|
引用:
|
作者JLurker
唐大阿....
您說的小弟受教,前面也說過了C2D改良了太多P4的問題,所以說例外不討論
只是您還是堅守"因為AMD 128bit所以做不出大cache"
這邏輯不通阿...
做大cache效能沒增加 不等於 做不出來阿....
AMD因為CPU架構預留後路不多+半導體製程慢intel一個世代,才是L2 cache每次都比intel少的主因,跟128bit 256bit位元寬度無關...這是您前面容易使人混淆的地方  |
小弟比較偏向唐大的說法, 前面也有提到, 核心在怎麼強大, 位元寬度使資料流量不敷核心處理, 那效能也會低落...
簡單來說, 位元寬度是瓶頸所在, 前面的河流、後面的大海再怎麼寬廣, 卡在瓶頸也無濟於事。
__________________
本草綱目記載：『腦殘、白目無藥可醫。』
|