瀏覽單個文章
JLurker
Master Member
 

加入日期: Aug 2002
您的住址: 台北跟中壢兩地最常出沒
文章: 1,955
引用:
作者Reich 唐
重點是,就是因為K7/K8的L2架構太爛,所以你看不出大小的差異,反正資料都卡在L2傳不出去。

L2的大小或許跟演算法以及快取命中率有關,越大快取遲延可能性也越大,所以確實不是越大越好,不過,位元寬沒人在嫌多的,也沒有什麼"預留"這種理論。

記憶體傳輸的頻寬,就是時脈x位元寬,例如都是2GHz的C2D以及Athlon64 X2來說,C2D的L2頻寬是64GB、Athlon64 X2是32GB,請問差別大不大?

我來做一個錯誤,但是勉強可以類比的比喻,買顯示卡,大家都知道顯示記憶體位元寬跟時脈也很重要,今天一張顯示記憶體是256bits,一張是128bits,效能的差異大家都知道吧,一個是高階卡,一個是中階卡。

放到K7/K8架構來看,反正頻寬就是太小,Latency也太大(這個跟架構有關,要講又要長篇大論了,這篇可以簡單參考一下:K7沒那麼強的一些原因 (http://oz.nthu.edu.tw/~d917522/k7.htm)。

所以,你...

唐大阿....
您說的小弟受教,前面也說過了C2D改良了太多P4的問題,所以說例外不討論

只是您還是堅守"因為AMD 128bit所以做不出大cache"
這邏輯不通阿...

做大cache效能沒增加 不等於 做不出來阿....

AMD因為CPU架構預留後路不多+半導體製程慢intel一個世代,才是L2 cache每次都比intel少的主因,跟128bit 256bit位元寬度無關...這是您前面容易使人混淆的地方
舊 2007-03-14, 11:08 AM #27
回應時引用此文章
JLurker離線中