大大，tCLK指的應該是北橋送到記憶體的頻率。當頻率愈高，每一個clock的時間也愈短。
而DRAM的一些參數都是以clock為主。如果以跑同步來說，當外頻愈高，相對的 delay 時間愈少，記憶體的反應時間就要更短，就容易反應不及而當機。這時降點參數或是改跑不同頻就會好點。

應該沒記錯啦..