就我看得懂的地方稍為翻譯一下好了
DRAM,NAND 製程縮小後會碰到問題
DRAM的問題是cell capacitor
製程縮小DRAM cell 面積跟著變小是理所當然 但是cell capacitor 需要維持一定電量
所以cell capacitor在製程縮小下會往細長型發展
http://pc.watch.impress.co.jp/img/p...html/4.jpg.html
但是這個有極限
http://pc.watch.impress.co.jp/img/p...html/5.jpg.html
就像蓋大樓一樣越高越難蓋,越高越難量產

NAND則是碰到隨著製程變小memory cell gate 可控制的電子越來越少的問題
http://pc.watch.impress.co.jp/img/p...tml/17.jpg.html
如果到1Xnm gate可蓄積100個電子,那必須控制的電子至少10個以上
http://pc.watch.impress.co.jp/img/p...tml/13.jpg.html
可以靠3D架構堆疊就可以在不將製程變小的前提下提升容量
有人對這方法感覺樂觀 但也有人懷疑

所以才有了NVM
NVM 主要有三類:STT-RAM、PCRAM、ReRAM
依據特性適用的範圍不一樣
http://pc.watch.impress.co.jp/img/p...tml/26.jpg.html
其中ReRAM 背後就是Rambus跟SK hynix,適用範圍是現在NAND
http://pc.watch.impress.co.jp/img/p...l/30_1.jpg.html

這三者NVM的介紹 要待下回分解了
有稍微提到ReRAM 有點像NAND 但是從電子變成了阻抗值

> 有人對這方法感覺樂觀 但也有人懷疑
補充一下這句
主要有兩種問題
良率(3D架構 深層瑕疵的問題,多層的穩定性問題,metrology就不知道是什麼了)
資料保存不良(需要更小心的做cell 最佳化)