PCDVD數位科技討論區 - 黃仁勳對華為「韜定律」潑冷水！胡錫進反擊：今年秋天將見證「DeepSeek時刻」

PCDVD數位科技討論區 (https://www.pcdvd.com.tw/index.php)

- 七嘴八舌異言堂 (https://www.pcdvd.com.tw/forumdisplay.php?f=12)

引用:

作者sep128

看了很久還是看不懂他們想表達的意思

過去半導體的信仰是「摩爾定律」，透過不斷縮小電晶體尺寸來增加單位面積的密度
打破傳統：代表電路理論中的「時間常數」。
邏輯折疊 (Logic Folding)：韜定律主張透過垂直立體堆疊電路（如多層堆疊數位、類比與儲存元件），縮短元件間的實體距離。
最終目標：在不依賴先進光刻機的條件下，目標在 2031 年將高端晶片電晶體密度推至等同 1.4 奈米製程的水準。

哪一段有跟【時間】扯上關係，不管是堆疊，還是縮小密度，通通都是空間問題不是嗎?

3D封裝或是將各種元件整合為同一個SOC之後
元件之間距離縮短
理論上可以達成更低的傳輸延遲（這個應該就是時間）

拿AMD的X3D系列處理器來類比
X3D處理器的特點是多了3D V-Cache
CPU運算只要可以命中3D V-Cache
運算效能就會相對提高
非常適合在特定遊戲環境
所以受到遊戲玩家的喜愛
不過
X3D系列處理器除了有要如何盡量命中3D V-Cache與盡量縮短不同核心之間延遲的課題之外
也具備前面網友提到的缺點
積熱問題
製作困難問題等等

而電晶體密度的提高
最近三星也有所突破
所謂韜定律該不會只是重新發明一個名詞而已吧
三星衝破900層NAND門檻技術大反攻劍指SK海力士

這一仗就是看中芯國際代工的工藝與華為設計整合的程度
華為 Kirin 9050系列9月首發，邏輯摺疊技術，Mate 90首用搭載
觀察對岸比較敢講的X客灣
面對韜定律這東西
目前的表達也是很保守

原來台積有用中國工程師
https://udn.com/news/story/7333/9540549

引用:

作者銀鐵人

原來台積有用中國工程師
https://udn.com/news/story/7333/9540549

土共應該給不少，國外留人條件也留不住

直接挖角比從頭研究與培養
成本便宜太多

引用:

作者銀鐵人

原來台積有用中國工程師
https://udn.com/news/story/7333/9540549

對他來説就是回母校中科大...

中微半導體的尹志堯
以前在Lam Research、Applied Materials都任職過
後來才回大陸創業

有能力、有野心
大陸現階段應該是最適合發揮的舞台
官方願意給資金創業
再過幾年行業穩定後
會築起壁壘高墻
那時只能當打工仔

引用:

作者銀鐵人

原來套定律才是真的
https://youtu.be/5-K0mhDJyqY?si=BBAOXNROvOEXDsKJ

剛好，聽說過華為堅持不上市，
查了一下，只有今年一家算力業務子公司超聚變才剛IPO，
所以到底關散戶什麼事？
:jolin: :jolin:

華爲是堅持不上市...
所以搞出了虛擬股...
正式名稱為「虛擬受限股」

引用:

作者銀鐵人

原來台積有用中國工程師
https://udn.com/news/story/7333/9540549

世界日報／中國新聞組／北京2日電
曾參與台積電3奈米先進製程相關研發工作的中國科學家達博，近日辭去日本國立材料研究所（NIMS）終身職位，率領核心研發團隊返回中國

日本國立材料研究所是台積電的協力單位? 這可不是台積電雇用中國工程師。
台積電在熊本的首座3奈米廠房還在興建中，最快2027年底營運。