引用:
Originally posted by aasine
一顆CPU的時脈上限，取決於兩點：
1.製程
2.pipeline的stage數目
其實當初P6核心（pentium、pentium pro、II、III）其實是個相當不錯的產品，原始設計上總共有12個stage，換句話說，如果Intel真的想把P6核心發揮到極致，時脈拉到最高上限，恐怕Athlon會打得很辛苦，不過由於市場行銷的問題，使得Intel放棄了P6架構的發展，不過這是另一回事了....
|
基本上P6這段忽略了一個問題，P6架構中每個stage的速度平衡做的並不是很好，速度沒有這麼容易拉（大家都要以慢的stage為準）。所以都用.18製程的話，P6了不起1.13G（還過熱回收），Athlon燙的要命的雷鳥核心都可以到1.4G了，所以Athlon 打的一點都不辛苦，Intel只好重新推出P4來應戰。